Kỹ thuật điện tử kỹ thuật số mạch logic thuần tự

 



 ?G<?@A@B#H
0 C0
 ? D DI
E E
9J
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
S= 1 R=1
xét đến trạng thái trước đó:
Giả sử trước đó Qo = 0, Qo đảo = 1 -> Q = Qo = 0, Q\ = Qo\ = 1
Giả sử trước đó Qo = 1, Qo đảo = 0 KL Q = Qo = 1, Q\ = Qo\ = 0
Vì vậy khi S=1 R=1 trạng thái ra không thay đổi.
Giải thích bảng hoạt động
 



<?@A@B#
0 C0
 ? D DI
F F '$
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
S=0, R=0
Cả 2 cổng NAND đều có ngõ vào là 0 nên ngõ ra là 1, đây là
điều kiện không mong muốn vì đã quy ước Q và Q\ có trạng
thái logic ngược nhau.
Vì vậy trạng thái này không được sử dụng còn gọi là trạng
thái cấm.
Giải thích bảng hoạt động
 



<?@C?#
Input Output
S R Q Q\
0 1 0 1
1 0 1 0
1 1
Cấm
0 0 Không đổi
 ?' ;6J
@C?%:/0MN
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
OPQ@R@C?
 



<?@C?#
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
R&; 94
Input Output
S R Q Q\
0 1 0 1
1 0 1 0
1 1
Cấm
0 0 Không đổi
Nguyên lí hoạt động cũng tương tự chốt 2
cổng NAND, nhưng RS tác động mức cao
 



Ứng dụng chốt RS làm mạch chống dội
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
Hiện tượng dội do các thiết bị cơ khí gây nên khi đóng ngắt
chuyển mạch điện tử. Mạch chốt có thể được dùng để chống
dội nhưsau:
@S,*T
94UV
'0*W
X>JN
 



Y#0KZ#0?G#*1T?@A@B#H
J@A@B97[9=*>;6V
#*G9::H)/WX\X
]G#*0#<1HN
^#*_T <%
0 C0
  ?
E F E F E
E E F E F
E F F
E E E '$
F ^ ^
S,R ko ảnh
hưởng trạng
thái ra
1+n
Q
1+n
Q
nn
QQ =
+1
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
 94
_, . 
`E_, .*//0
 



CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
Ví dụ: Giản đồ xung
R<, .;
9!DaF
E_aF)?aFbDa, .,7(aF
c_aE)?aFbDaEd
e_aF)?aEbDaFd
f_aE)?aFbDaEd
g_aF)?aFbDa, .,7(aE


?
E
c
e
f
D
g
 



CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
Các dạng xung kích CK
 



Flip-flop D
CK Dn Qn+1
1 0 0 1
1 1 1 0
CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
1+n
Q
Giản đồ
xung:
CK
D
Q
E
c
e
f
CK1: D= 0 nên Q = 0
CK2: D =1 nên Q = 1
CK3: D =0 nên Q = 0
CK4: D =1 nên Q = 1
 



Flip-flop T
CK Tn Qn+1
1 0 Q
n
1 1 Q
n

CHƯƠNG 5: MẠCH LOGIC TUẦN TỰ
1+n
Q
n
Q
n
Q
CK1: T= 1 nên Q =đảo trạng
thái trước = 1
CK2: T =1 nên Q = đảo TT=0
CK3: T=1 nên Q = đảo TT =1
CK4: T=0 nên Q = TT trước=1
CK
Q
E
c
e
f
T

Xem chi tiết: Kỹ thuật điện tử kỹ thuật số mạch logic thuần tự